Напредното пакување е едно од технолошките врвни моменти на ерата „Повеќе од Мур“.Како што чиповите стануваат сè потешко и поскапи за минијатуризирање на секој процесен јазол, инженерите ставаат повеќе чипови во напредни пакувања за да не мора повеќе да се мачат да ги смалат.Оваа статија дава краток вовед во 10 од најчестите термини што се користат во напредната технологија за пакување.
2.5D пакети
Пакетот 2.5D е напредок на традиционалната технологија за пакување со 2D IC, што овозможува пофина линија и искористување на просторот.Во 2,5D пакување, голите матрици се наредени или поставени рамо до рамо на врвот на слојот на интерпозатор со силициум преку виа (TSV).Основата, или интерпозерниот слој, обезбедува поврзување помеѓу чиповите.
Пакетот 2.5D обично се користи за ASIC, FPGA, графички процесори и мемориски коцки од високата класа.Во 2008 година, Xilinx ги подели своите големи FPGA на четири помали чипови со поголеми приноси и ги поврза со силиконскиот интерпозирски слој.Така беа родени 2.5D пакети и на крајот станаа широко користени за процесорска интеграција на меморија со висок пропусен опсег (HBM).
Дијаграм на 2.5D пакет
3D пакување
Во 3D IC пакетот, логичките матрици се наредени заедно или со матрицата за складирање, со што се елиминира потребата да се градат големи System-on-Chips (SoC).Матрицата се поврзани едни со други со активен интерпозерски слој, додека 2,5D IC пакетите користат спроводливи испакнатини или TSV за да ги наредат компонентите на слојот на интерпозаторот, 3D IC пакетите поврзуваат повеќе слоеви силиконски наполитанки со компоненти користејќи TSV.
Технологијата TSV е клучната технологија за овозможување и во 2,5D и во 3D IC пакетите, а индустријата за полупроводници ја користи технологијата HBM за производство на DRAM чипови во 3D IC пакети.
Прегледот на попречниот пресек на 3D пакетот покажува дека вертикалната интерконекција помеѓу силиконските чипови се постигнува преку метални бакарни TSV.
Чиплет
Чиплетите се друга форма на 3D IC пакување што овозможува хетерогена интеграција на CMOS и не-CMOS компоненти.Со други зборови, тие се помали SoC-и, исто така наречени чиплети, наместо големи SoC-и во пакет.
Разградувањето на голем SoC на помали, помали чипови нуди повисоки приноси и помали трошоци од една гола матрица.чиплетите им овозможуваат на дизајнерите да ги искористат предностите од широк опсег на IP без да размислуваат кој процесен јазол да го користат и која технологија да ја користат за да го произведат.Тие можат да користат широк спектар на материјали, вклучувајќи силициум, стакло и ламинати за да го направат чипот.
Системите базирани на чиплети се составени од повеќе чиплети на посреднички слој
Fan Out пакети
Во пакетот Fan Out, „врската“ се откачува од површината на чипот за да обезбеди повеќе надворешни I/O.Користи епоксиден материјал за обликување (EMC) кој е целосно вграден во матрицата, со што се елиминира потребата од процеси како што се удирање на нафора, флуксирање, монтажа на преклоп, чистење, прскање и стврднување на дното.Затоа, не е потребен ниту посредник, што ја прави хетерогената интеграција многу полесна.
Fan-out технологијата нуди помал пакет со повеќе I/O од другите типови пакети, а во 2016 година беше технолошка ѕвезда кога Apple беше во можност да ја користи технологијата за пакување на TSMC за да ги интегрира своите 16nm процесор за апликации и мобилната DRAM во еден пакет за iPhone 7.
Пакување со вентилатор
Пакување на нивоа на нафора со вентилатор (FOWLP)
Технологијата FOWLP е подобрување на пакувањето на ниво на обланда (WLP) кое обезбедува повеќе надворешни врски за силиконски чипови.Вклучува вградување на чипот во епоксиден материјал за обликување и потоа конструирање на слој за прераспределба со висока густина (RDL) на површината на обландата и нанесување на топчиња за лемење за да се формира реконституирана нафора.
FOWLP обезбедува голем број врски помеѓу пакетот и плочата за нанесување, а бидејќи подлогата е поголема од матрицата, чекорот на матрицата е всушност порелаксиран.
Пример за пакет FOWLP
Хетерогена интеграција
Интеграцијата на различни компоненти произведени одделно во склопови на повисоко ниво може да ја подобри функционалноста и да ги подобри оперативните карактеристики, така што производителите на полупроводнички компоненти можат да комбинираат функционални компоненти со различни текови на процеси во еден склоп.
Хетерогената интеграција е слична на System-in-package (SiP), но наместо да комбинира повеќе голи матрици на една подлога, таа комбинира повеќе IP-а во форма на Чиплети на една подлога.Основната идеја за хетерогена интеграција е да се комбинираат повеќе компоненти со различни функции во ист пакет.
Некои технички градежни блокови во хетерогена интеграција
HBM
HBM е стандардизирана технологија за складирање на стек која обезбедува канали со висок пропусен опсег за податоци во стек и помеѓу меморијата и логичките компоненти.Пакетите на HBM ја натрупуваат мемориската форма и ги поврзуваат заедно преку TSV за да создадат повеќе I/O и пропусен опсег.
HBM е JEDEC стандард кој вертикално интегрира повеќе слоеви на DRAM компоненти во пакет, заедно со процесори за апликации, графички процесори и SoC.HBM првенствено се имплементира како 2.5D пакет за сервери од висока класа и мрежни чипови.Изданието HBM2 сега се однесува на ограничувањата на капацитетот и брзината на часовникот на првичното издание на HBM.
HBM пакети
Среден слој
Слојот на интерпозер е проводник низ кој се пренесуваат електричните сигнали од голиот матрица или плочата со повеќе чипови во пакувањето.Тоа е електричен интерфејс помеѓу приклучоците или конекторите, што овозможува сигналите да се шират подалеку и исто така да се поврзат со други приклучоци на плочата.
Слојот за вметнување може да биде направен од силициум и органски материјали и делува како мост помеѓу матрицата со повеќе матрици и плочата.Слоевите на силиконски интерпозер се докажана технологија со висока густина на влез/излез на фин чекор и можности за формирање TSV и играат клучна улога во пакувањето на 2,5D и 3D IC чипови.
Типична имплементација на системски поделен меѓуслој
Слој за редистрибуција
Слојот за редистрибуција содржи бакарни врски или порамнувања кои овозможуваат електрични врски помеѓу различните делови од пакувањето.Тоа е слој од метален или полимерен диелектричен материјал кој може да се наредени во пакувањето со гола матрица, со што се намалува растојанието помеѓу I/O на големите чипсети.Слоевите за редистрибуција станаа составен дел на решенијата на 2.5D и 3D пакети, дозволувајќи им на чиповите на нив да комуницираат едни со други користејќи посреднички слоеви.
Интегрирани пакети кои користат слоеви за редистрибуција
TSV
TSV е клучна технологија за имплементација за 2,5D и 3D решенија за пакување и е нафора исполнета со бакар што обезбедува вертикална меѓусебна врска преку силиконската матрица за нафора.Поминува низ целата матрица за да обезбеди електрично поврзување, формирајќи ја најкратката патека од едната до другата страна на матрицата.
Од предната страна на обландата до одредена длабочина се гравираат отвори или виси, кои потоа се изолираат и се полни со таложење на проводен материјал (обично бакар).Откако ќе се направи чипот, тој се разредува од задната страна на нафората за да се изложат визите и металот што се депонира на задната страна на обландата за да се заврши меѓусебното поврзување на TSV.
Време на објавување: јули-07-2023 година